CMOS模擬集成電路全流程設計

前言

第1章 CMOS模擬積體電路設計概述1
1.1 CMOS模擬積體電路設計的重要性與挑戰 1
1.2 CMOS類比積體電路設計流程簡介 2
1.3 如何學好模擬積體電路設計 2
1.4 推薦的shell命令和vi基礎 3
1.5 本章小結 8
知識點鞏固練習題 8

第2章 CMOS器件與原理圖輸入 10
2.1 半導體與CMOS工藝 10
2.2 MOS管 15
2.3 CMOS電阻 19
2.4 CMOS電容 25
2.5 CMOS電感 30
2.6 CMOS二極體 31
2.7 CMOS雙極電晶體 33
2.8 CMOS工藝PDK 35
2.9 有源負載共源極放大器原理圖輸入 36
2.10 Library、Cell和View 46
2.11 symbol view的自動生成方法 48
2.12 schematic entry注意事項 52
2.13 本章小結 53
知識點鞏固練習題 53

第3章 Spice原理與Cadence模擬 54
3.1 Spice簡介 54
3.2 Spice器件模型 55
3.3 Spice基本語法舉例分析 55
3.4 Spice檔結構 58
3.5 靜態工作點模擬（.op）與直流掃描模擬（.dc） 59
3.6 直流二重掃描與MOS 管I-V 特性曲線 67
3.7 瞬態模擬（.tran） 72
3.8 交流模擬（.ac）和常用波形操作技術 80
3.9 工藝角模擬和波形顯示方法 88
3.10 溫度掃描與帶隙參考源入門 96
3.11 PVT模擬 117
3.12 蒙特卡羅分析 123
3.13 雜訊原理與雜訊分析（.noise） 128
3.14 Spice模擬收斂問題 138
3.15 本章小結 140
知識點鞏固練習題 140

第4章 版圖基本操作與技巧 142
4.1 元件例化與單層顯示 142
4.2 打散Pcell分析圖層屬性 146
4.3 畫矩形和多邊形 150
4.4 移動、複製、旋轉與鏡像翻轉 151
4.5 拉伸與切割 152
4.6 準確尺寸與嚴格對齊 153
4.7 打孔與跨層畫線 161
4.8 保護環原理與Multipart Path自動畫法 163
4.9 合併與組建cell 174
4.10 Edit in Place 176
4.11 版圖操作綜合練習 177
4.12 本章小結 180
知識點鞏固練習題 181

第5章 版圖設計、驗證與後模擬 183
5.1 版圖設計規則 183
5.2 版圖平面規劃與佈局佈線 186
5.3 CS_stage版圖設計 188
5.4 CS_stageDRC 190
5.5 CS_stageLVS 195
5.6 CS_stageRCX/PEX 201
5.7 CS_stage後模擬 209
5.8 CS_stage版圖的匯出與導入 214
5.9 本章小結 216
知識點鞏固練習題 216

第6章 版圖設計的重要問題與優化處理方法 218
6.1 金屬電遷移與電壓降 218
6.2 靜電放電 219
6.3 閂鎖效應 221
6.4 天線效應 223
6.5 金屬密度和多晶矽密度 224
6.6 淺槽隔離及其擴散區長度效應和擴散區間距效應 225
6.7 傾斜角度離子注入與陰影效應 226
6.8 阱鄰近效應 227
6.9 柵間距效應 227
6.10 版圖匹配 228
6.11 源漏共用與棒圖 240
6.12 版圖優化的設計原則與方法 243
6.13 版圖設計的可製造性設計 245
6.14 本章小結 247
知識點鞏固練習題 247

第7章 IO Pad 249
7.1 鈍化窗口與Bonding 249
7.2 IO Pad結構 250
7.3 Pad 庫 251
7.4 Padframe 257
7.5 晶片封裝 259
7.6 本章小結 260
知識點鞏固練習題 260

第8章 差分運算放大器原理與全流程設計案例 262
8.1 共源極放大器分析基礎 262
8.2 差分運算放大器結構分析 270
8.3 相位裕度與密勒補償 274
8.4 gm、W/L及μnCOX的計算 282
8.5 運算放大器主要性能指標 291
8.6 折疊式共源共柵放大器電路設計與模擬 312
8.6.1 設計指標 312
8.6.2 電路結構規劃 312
8.6.3 手工計算 314
8.6.4 原理圖輸入與模擬 319
8.6.5 PVT模擬與優化 330
8.6.6 其他設計指標的模擬 336
8.7 二級折疊式共源共柵放大器版圖設計與後模擬 359
8.7.1 器件形狀調整與局部版圖單元劃分 359
8.7.2 單器件版圖單元設計 360
8.7.3 匹配器件版圖單元設計 364
8.7.4 主體單元佈局與佈線 369
8.7.5 功能模組版圖單元設計 370
8.7.6 版圖的後處理 373
8.7.7 寄生參數提取與後模擬 374
8.8 本章小結 375
知識點鞏固練習題 376

第9章 四運放晶片設計與COB封裝測試 377
9.1 Padframe規劃與頂層電路設計 377
9.2 創建Pad版圖、符號圖和電路圖 379
9.3 Padframe版圖設計與驗證 387
9.4 整體晶片版圖搭建、驗證與後模擬 390
9.5 MPW流片與封裝測試 397
9.6 本章小結 401
知識點鞏固練習題 401

參考文獻 402
參考答案 403