數字邏輯（第4版）

前言
第1章數位邏輯基礎
11概述
111數位邏輯研究的物件及方法
112數位電路的發展
113數位電路的分類
12數制及其轉換
121進位元數目制
122數制轉換
13帶符號數的代碼表示
131原碼及其運算
132反碼及其運算
133補數及其運算
134符號位元擴展
14數的定點與浮點表示
15數碼和字元的編碼
151BCD編碼
152可靠性編碼
153字元編碼
16本章小結
17習題

第2章邏輯代數基礎
21邏輯代數的基本概念
211邏輯代數的定義
212邏輯代數的基本運算
213邏輯代數的複合運算
214邏輯函數的標記法及邏輯函數間的相等
22邏輯代數的基本定律、規則和常用公式
221基本定律
222重要規則
23邏輯函數運算式的形式與轉換
231邏輯函數運算式的基本形式
232邏輯函數運算式的標準形式
233邏輯函數運算式的轉換
24邏輯函數的化簡
241代數化簡法
242坎諾圖化簡法
243包含無關項的邏輯函數的化簡
244多輸出邏輯函數的化簡
25本章小結
26習題

第3章集成門電路
31正邏輯和負邏輯
32分立元件門電路
321及閘
322或閘
323反閘
33TTL邏輯門電路
331TTL反及閘
332TTL邏輯門的外特性
333集電極開路輸出門（OC門）
334三態輸出門（TS門）
34CMOS 集成邏輯門電路
341CMOS反相器（反閘）
342CMOS反及閘
343CMOS反或閘
344CMOS 三態反閘
345CMOS漏極開路輸出門（OD門）
346CMOS傳輸門
35TTL和CMOS之間的介面電路
351用TTL門驅動CMOS門
352用CMOS門驅動TTL門
36本章小結
37習題

第4章組合邏輯電路
41組合邏輯電路的基本概念
42組合邏輯電路的分析
421組合電路分析方法
422組合電路分析示例
43組合邏輯電路的設計
431組合電路設計方法
432組合電路的設計示例
433組合邏輯電路設計的優化問題
44經典邏輯運算電路
441半加器
442全加器
443全減器
45代碼轉換電路
451代碼轉換電路的設計
452代碼轉換電路的應用
46數值比較電路
4611位數值比較器
4624位數值比較器
463集成比較器的應用
47編碼器和解碼器
471編碼器的設計
472編碼器的應用
473解碼器的設計
474解碼器的應用
48資料選擇器和資料分配器
481資料選擇器的設計
482資料選擇器的應用
483資料分配器的設計
484資料分配器的應用
49競爭和冒險
491競爭和冒險現象
492險象的判定
493險象的消除和減弱
410組合邏輯電路的應用實例
4101用全加器將2位8421BCD碼變換成二進位碼
4102資料傳輸系統
411本章小結
412習題

第5章觸發器
51觸發器的基本概念
511觸發器的電路結構和特點
512觸發器的邏輯功能和分類
52RS觸發器
521用反及閘構成的基本RS觸發器
522用反或閘構成的基本RS觸發器
523鐘控RS觸發器
524主從RS觸發器
53D觸發器
531鐘控(電平型)D觸發器
532邊沿(維持-阻塞)D觸發器
54JK觸發器
541鐘控JK觸發器
542主從JK觸發器
543邊沿JK觸發器
55集成觸發器
551集成D觸發器
552集成JK觸發器
553集成T觸發器
554集成T′觸發器(翻轉觸發器)
56觸發器的時間參數
561觸發器的靜態參數
562觸發器的動態參數
57不同類型觸發器的轉換
571JK觸發器轉換為D、T、T′和RS觸發器
572D觸發器轉換為JK、T、T′和RS觸發器
58觸發器的應用實例
581消顫開關
582分頻和雙相時鐘的產生
583非同步脈衝同步化
59本章小結
510習題

第6章同步時序邏輯電路
61時序邏輯電路的基本概念
611時序邏輯電路結構
612時序邏輯電路分類
62同步時序邏輯電路的分析
621時序邏輯電路表示方法
622分析方法和步驟
623分析舉例
63同步時序邏輯電路的設計
631設計方法和步驟
632狀態圖和狀態表
633狀態化簡方法
634狀態分配及編碼
64典型同步時序邏輯電路設計
641 串列序列檢測器
642代碼檢測器
643計數器
644寄存器
645移位暫存器型計數器
65典型同步時序邏輯電路集成晶片的應用
651集成計數器及其應用
652集成寄存器及其應用
66同步時序邏輯電路的應用實例
661計數器用作分頻器
662計數型序列信號發生器
67本章小結
68習題

第7章非同步時序邏輯電路
71非同步時序邏輯電路的分類及特點
72脈衝非同步時序邏輯電路
721脈衝非同步時序邏輯電路的分析
722脈衝非同步時序邏輯電路的設計
73電平非同步時序邏輯電路
731電平非同步電路的分析
732電平非同步電路中的競爭與險象
733電平非同步時序電路設計
74非同步計數器的原理與應用
75本章小結
76習題

第8章硬體描述語言Verilog HDL
81Verilog HDL語言概述
82Verilog HDL基本語法
821識別字
822數值和常數
823資料類型
824Verilog HDL的基本結構
83Verilog HDL的操作符
831算術操作符
832關係操作符
833等價操作符
834位操作符
835邏輯操作符
836縮減操作符
837移位操作符
838條件操作符
839拼接和複製操作符
84基本邏輯門電路的Verilog HDL
841及閘的Verilog HDL描述
842或閘的Verilog HDL描述
843反閘的Verilog HDL描述
844反及閘的Verilog HDL描述
845反或閘的Verilog HDL描述
846緩衝器電路的Verilog HDL描述
847與反或閘的Verilog HDL描述
85Verilog HDL的描述方式
851門級描述
852資料流程級描述
853行為級描述
86組合邏輯電路的Verilog HDL實現
861數值比較器
862編碼器
863解碼器
87觸發器的Verilog HDL實現
871維持阻塞D觸發器
872集成D觸發器
873邊沿型JK觸發器
874集成JK觸發器
88時序邏輯電路的Verilog HDL實現
881簡單的時序邏輯電路
882複雜的時序邏輯電路
89較複雜的電路設計實踐
810本章小結
811習題

第9章脈衝波形的產生與整形
91概述
92555計時器
921555計時器內部結構
922555計時器基本功能
93用555構成自激多諧振盪器
931電路結構
932工作原理
94用邏輯門構成的自激多諧振盪器
95石英晶體振盪器
96單穩態觸發器
961用555構成的單穩態觸發器
962集成單穩態觸發器
963單穩態觸發器的應用
97施密特觸發器
971用555構成施密特觸發器
972施密特觸發器的應用
98本章小結
99習題
參考文獻