計算光刻與版圖優化

光刻是積體電路製造的核心技術，光刻工藝成本已經超出積體電路製造總成本的三分之一。在積體電路製造的諸多工藝單元中，只有光刻工藝可以在矽片上產生圖形，從而完成器件和電路三維結構的製造。
 
計算光刻被公認為是一種可以進一步提高光刻成像品質和工藝視窗的有效手段。基於光刻成像模型，計算光刻不僅可以對光源的照明方式做優化，對掩模上圖形的形狀和尺寸做修正，還可以從工藝難度的角度對設計版圖提出修改意見，最終保證光刻工藝有足夠的解析度和工藝窗口。
 
本書共7章，首先對積體電路設計與製造的流程做簡要介紹，接著介紹積體電路物理設計（版圖設計）的全流程，然後介紹光刻模型、解析度增強技術、刻蝕效應修正、可製造性設計，最後介紹設計與工藝協同優化。
　　
《計算光刻與版圖優化》內容緊扣先進技術節點積體電路製造的實際情況，涵蓋計算光刻與版圖優化的發展狀態和未來趨勢，系統介紹了計算光刻與刻蝕的理論，論述了版圖設計與製造工藝的關係，以及版圖設計對製造良率的影響，講述和討論了版圖設計與製造工藝協同優化的概念和方法論，並結合具體實施案例介紹了業界的具體做法。本書不僅適合積體電路設計與製造領域的從業者閱讀，而且適合高等院校微電子相關專業的本科生、研究生閱讀和參考。

第1章 概述 1
1．1 積體電路的設計流程和設計工具 3
1．1．1 積體電路的設計流程 3
1．1．2 設計工具（EDA tools） 5
1．1．3 設計方法介紹 7
1．2 積體電路製造流程 9
1．3 可製造性檢查與設計製造協同優化 19
1．3．1 可製造性檢查（DFM） 20
1．3．2 設計與製造技術協同優化（DTCO） 20
本章參考文獻 21

第2章 積體電路物理設計 22
2．1 設計導入 23
2．1．1 工藝設計套件的組成 23
2．1．2 標準單元 24
2．1．3 設計導入流程 25
2．1．4 標準單元類型選取及IP清單 26
2．2 布圖與電源規劃 26
2．2．1 晶片面積規劃 26
2．2．2 電源網路設計 27
2．2．3 SRAM、IP、埠分佈 28
2．2．4 低功耗設計與通用功耗格式導入 28
2．3 佈局 30
2．3．1 模組約束類型 30
2．3．2 擁塞 31
2．3．3 圖形密度 32
2．3．4 庫交換格式優化 32
2．3．5 鎖存器的位置分佈 33
2．3．6 有用時鐘偏差的使用 33
2．4 時鐘樹綜合 35
2．4．1 CTS Specification介紹 35
2．4．2 時鐘樹級數 35
2．4．3 時鐘樹單元選取及分佈控制 36
2．4．4 時鐘樹的生成及優化 36
2．5 佈線 36
2．5．1 非常規的設計規則 36
2．5．2 遮罩 37
2．5．3 天線效應 37
2．6 簽核 39
2．6．1 靜態時序分析 39
2．6．2 功耗 44
2．6．3 物理驗證 45
本章參考文獻 47

第3章 光刻模型 48
3．1 基本的光學成像理論 48
3．1．1 經典衍射理論 48
3．1．2 阿貝成像理論 53
3．2 光刻光學成像理論 54
3．2．1 光刻系統的光學特徵 54
3．2．2 光刻成像理論 67
3．3 光刻膠模型 74
3．3．1 光刻膠閾值模型 74
3．3．2 光刻膠物理模型 75
3．4 光刻光學成像的評價指標 77
3．4．1 關鍵尺寸及其均勻性 77
3．4．2 對比度和圖像對數斜率 78
3．4．3 掩模誤差增強因數 79
3．4．4 焦深與工藝窗口 80
3．4．5 工藝變化帶（PV-band） 82
本章參考文獻 82

第4章 解析度增強技術 84
4．1 傳統解析度增強技術 86
4．1．1 離軸照明 86
4．1．2 相移掩模 89
4．2 多重圖形技術 92
4．2．1 雙重及多重光刻技術 93
4．2．2 自對準雙重及多重圖形成像技術 99
4．2．3 裁剪技術 104
4．3 光學鄰近效應修正技術 107
4．3．1 RB-OPC和MB-OPC 108
4．3．2 亞分辨輔助圖形添加 109
4．3．3 逆向光刻技術 110
4．3．4 OPC技術的產業化應用 113
4．4 光源?掩模聯合優化技術 117
4．4．1 SMO技術的發展歷史與基本原理 117
4．4．2 SMO技術的產業化應用 119
本章參考文獻 123

第5章 刻蝕效應修正 125
5．1 刻蝕效應修正流程 126
5．2 基於規則的刻蝕效應修正 128
5．2．1 基於規則的刻蝕效應修正的方法 128
5．2．2 基於規則的刻蝕效應修正的局限性 129
5．3 基於模型的刻蝕效應修正 132
5．3．1 刻蝕工藝建模 132
5．3．2 基於模型的刻蝕效應修正概述 134
5．3．3 刻蝕模型的局限性 135
5．4 EPC修正策略 136
5．5 非傳統的刻蝕效應修正流程 139
5．5．1 新的MBRT刻蝕效應修正流程 139
5．5．2 刻蝕效應修正和光刻解決方案的共優化 139
5．6 基於機器學習的刻蝕效應修正 140
5．6．1 基於人工神經網路的刻蝕偏差預測 140
5．6．2 刻蝕鄰近效應修正演算法 141
5．6．3 基於機器學習的刻蝕偏差預測模型案例 142
本章參考文獻 143

第6章 可製造性設計 145
6．1 DFM的內涵和外延 145
6．1．1 DFM的內涵 145
6．1．2 DFM的外延 148
6．2 增強版圖的健壯性 149
6．2．1 關鍵區域圖形分析（CAA） 149
6．2．2 增大接觸的可靠性 150
6．2．3 減少柵極長度和寬度變化對器件性能的影響 151
6．2．4 版圖健壯性的計分模型 152
6．3 與光刻工藝關聯的DFM 153
6．3．1 使用工藝變化的頻寬（PV-band）來評估版圖的可製造性 153
6．3．2 使用聚集深度來評估版圖的可製造性 155
6．3．3 光刻壞點的計分系統（scoring system） 157
6．3．4 對光刻工藝友好的設計 160
6．3．5 版圖與掩模一體化模擬 161
6．4 與CMP工藝關聯的DFM 162
6．4．1 CMP的工藝缺陷及其模擬 162
6．4．2 對CMP工藝友好的版圖設計 164
6．4．3 填充冗餘金屬（dummy fill） 165
6．4．4 回避困難圖形 165
6．5 DFM的發展及其與設計流程的結合 166
6．5．1 全工藝流程的DFM 166
6．5．2 DFM工具及其與設計流程的結合 168
6．6 提高器件可靠性的設計（DFR） 170
6．6．1 與器件性能相關的DFR 170
6．6．2 與銅互連相關的DFR 172
6．7 基於設計的測量與DFM結果的驗證 172
6．7．1 基於設計的測量（DBM） 172
6．7．2 DFM規則有效性的評估 174
本章參考文獻 174

第7章 設計與工藝協同優化 177
7．1 工藝流程建立過程中的DTCO 178
7．1．1 不同技術節點DTCO的演進 178
7．1．2 器件結構探索 181
7．1．3 設計規則優化 183
7．1．4 面向標準單元庫的DTCO 194
7．2 設計過程中的DTCO 201
7．2．1 考慮設計和工藝相關性的物理設計方法 201
7．2．2 考慮佈線的DTCO 205
7．2．3 流片之前的DTCO 213
7．3 基於版圖的良率分析及壞點檢測的DTCO 216
7．3．1 影響良率的關鍵圖形的檢測 217
7．3．2 基於版圖的壞點檢測 222
本章參考文獻 226
附錄A 專業詞語檢索 229
 

​韋亞一博士，中國科學院微電子研究所研究員，中國科學院大學微電子學院教授，博士生導師。1998年畢業於德國Stuttgart大學/馬普固體研究所，師從諾貝爾物理獎獲得者馮・克利津（Klaus von Klitzing），獲博士學位。韋亞一博士長期從事半導體光刻設備、材料、軟體和制程研發，取得了多項核心技術，發表了超過90篇的專業文獻。韋亞一博士在中國科學院微電子研究所創立了計算光刻研發中心，從事20nm以下技術節點的計算光刻技術研究，其研究成果被廣泛應用於國內FinFET和3D NAND的量產工藝中。
　　
粟雅娟博士，中國科學院微電子研究所研究員，碩士生導師。2005年畢業於清華大學，獲博士學位。粟雅娟博士主要從事設計工藝協同優化、計算光刻等領域的研究。發表SCI/EI學術論文30餘篇，申請專利10餘項。其研究成果被應用於國內設計和製造企業的設計工藝協同優化中。
　　
董立松博士，中國科學院微電子研究所副研究員，碩士生導師。2014年畢業於北京理工大學，獲博士學位。董立松博士主要從事光刻成像理論、解析度增強、SMO、OPC等技術的研究工作。發表SCI/EI學術論文30餘篇，申請專利10餘項。
　　
張利斌博士，中國科學院微電子研究所副研究員，碩士生導師。2014年畢業於中國科學院大學(中國科學院半導體研究所)，獲工學博士學位。主要從事光刻工藝和測量的表徵和建模等研究工作。共發表學術論文40餘篇，申請專利10餘項。
　　
陳睿博士，中國科學院微電子研究所副研究員，碩士生導師。 2015年畢業於美國紐約州立大學布法羅分校，獲博士學位。陳睿博士主要從事先進技術節點光刻工藝、刻蝕與沉積工藝模擬等領域的研究。發表SCI/EI學術論文30餘篇，申請專利20餘項。研究成果被應用於國內外先進製造企業的工藝研發和生產中。
　　
趙利俊博士，2018年畢業於中國科學院微電子研究所獲工學博士學位，同年加入長江存儲。博士及工作期間主要從事SMO、OPC及數位元電路物理設計等工作。發表學術論文8篇，申請專利5項。