微處理器設計：架構、電路及實現


	《微處理器設計：架構、電路及實現》介紹並分析微處理器的系統架構、電路設計、物理實現等各方面的關鍵技術，兼具廣度和深度，實現微處理器設計所需知識的縱向整合和融會貫通。《微處理器設計：架構、電路及實現》既包含微處理器設計的基本知識，如發展簡史、基本組成及工作機理、指令集、流水線、超標量、層次型存儲結構與基本存放裝置單元的實現、設計驗證及可測性設計，又深入介紹若干前沿研究和發展方向，如多核處理器、新型存儲、計算與存儲的結合、領域專用處理器、3D處理器，最後介紹若干國內外重要的處理器。



	購買中國簡體書籍請注意： 1. 因裝幀品質及貨運條件未臻完善，中國簡體書可能有出現磨痕、凹痕、折痕等問題，故簡體字館除封面破損、內頁脫落、缺頁等較嚴重的狀態外，其餘所有商品將正常出貨。


	目錄序前言第1章微處理器設計概論1 1.1微處理器發展簡史2 1.1.1積體電路製造、設計、軟體等技術合力推動微處理器的發展2 1.1.2微處理器的參數指標及應用領域的巨大變化12 1.1.3若干微處理器發展的例子17 1.1.4積體電路製造及微處理器設計面臨的挑戰和機遇19 1.2微處理器的基本組成及工作機理20 1.2.1微處理器的基本組成20 1.2.2微處理器的工作步驟22 1.2.3順序串列執行的指令集結構和亂序並存執行的微結構23 1.3微處理器若干關鍵技術概述24 1.3.1指令集24 1.3.2流水線26 1.3.3指令集並行及超標量處理器30 1.4本章小結32 參考文獻33 第2章微處理器的存儲架構及電路35 2.1存儲的層次化結構及緩存35 2.1.1存儲的層次化結構概述35 2.1.2存儲訪問的局部性36 2.1.3緩存37 2.1.4虛擬存儲40 2.2存儲的電路實現42 2.2.1緩存實現電路——SRAM42 2.2.2寄存器堆實現電路——多埠SRAM45 2.2.3記憶體實現電路——DRAM48 2.2.4非易失存儲——機械硬碟及快閃記憶體固態硬碟51 2.3新型非易失存儲53 2.3.1阻變記憶體53 2.3.2磁記憶體55 2.3.3相變記憶體56 2.4存儲與計算的融合——計算型存儲57 2.4.1計算型存儲研究產生的背景57 2.4.2基於DRAM的計算型存儲研究58 2.4.3基於SRAM的計算型存儲研究59 2.4.4非易失存儲與計算的結合60 2.5本章小結62 參考文獻63 第3章多核及眾核處理器66 3.1多核處理器的緣起67 3.1.1單核處理器面臨的挑戰67 3.1.2應對方案——多核及眾核處理器70 3.2若干研究歷史及成果71 3.2.1起步：20世紀七八十年代的研究71 3.2.2興起：2000年後的多核處理器研究72 3.2.3成熟：20核左右通用多核處理器74 3.3多核處理器的核間通信方式76 3.3.1共用存儲及消息傳遞核間通信方式76 3.3.2共用存儲多核處理器的快取一致性77 3.3.3共用存儲和消息傳遞混合型核間通信方式研究80 3.4片上互連網路82 3.4.1互連拓撲結構及路由82 3.4.2交換電路：包交換及電路交換84 3.4.3包交換和電路交換混合型片上網路研究87 3.5面向多核及眾核的時鐘設計92 3.5.1同步時鐘的設計92 3.5.2同頻異相時鐘多核處理器93 3.5.3全域非同步局部同步多核處理器94 3.6電壓頻率可調的低功耗多核處理器設計100 3.6.1基於動態電壓及閾值電壓控制的低功耗處理器設計100 3.6.2基於動態電壓頻率控制的低功耗多核處理器舉例102 3.7本章小結104 參考文獻105 第4章微處理器擴展——領域專用的“CPU+”系統108 4.1微處理器的擴展方式109 4.1.1ASIP109 4.1.2Big.Little架構110 4.1.3CPU+GPU113 4.1.4CPU+FPGA114 4.1.5CPU+ASIC115 4.2異構系統的互連115 4.2.1CCIX互連標準116 4.2.2OpenCAPI互連117 4.2.3NVLink118 4.3異構系統的程式設計119 4.3.1CUDA架構及程式設計119 4.3.2OPENCL程式設計120 4.3.3OpenACC程式設計121 4.3.4HSA程式設計中間語言標準122 4.3.5高級綜合語言122 4.4領域專用異構多核系統舉例124 4.4.1面向通信和多媒體的24核處理器124 4.4.2面向通信、多媒體、大資料、資訊安全的64核處理器128 4.4.3面向人工智慧的異構多核處理器134 4.5本章小結136 參考文獻137 第5章3D處理器139 5.13D封裝技術及其應用140 5.1.13D封裝技術介紹140 5.1.23D封裝技術在記憶體中的應用142 5.1.33D封裝技術在處理器中的應用144 5.1.4基於3D封裝技術的計算型存儲研究145 5.1.53D封裝技術在片上網路中的應用146 5.22.5D封裝技術及其應用147 5.2.12.5D封裝技術介紹147 5.2.22.5DI/O電路的進展148 5.2.32.5D系統晶片的進展148 5.32.5D/3D封裝技術的定性及定量特徵149 5.42.5D處理器設計舉例150 5.4.12.5D系統片間互連及核間通信152 5.4.22.5D處理器的存儲系統154 5.4.32.5D多核處理器的晶片實現與系統集成155 5.5本章小結158 參考文獻158 第6章微處理器設計流程、設計驗證及可測性設計160 6.1微處理器設計流程概述160 6.1.1工藝的選擇及影響162 6.1.2Verilog語言165 6.2微處理器設計驗證167 6.2.1積體電路驗證方法概述167 6.2.2微處理器設計驗證概述169 6.2.3有針對性的測試程式自動生成技術170 6.3微處理器可測性設計172 6.3.1可測性設計簡介172 6.3.2基於JTAG的可測性設計173 6.4本章小結176 參考文獻176 第7章國內外典型處理器介紹177 7.1Intel處理器177 7.1.1Intel處理器的演進177 7.1.2Intelx86指令集183 7.1.3Intel的專利187 7.2AMD處理器190 7.2.13DNow!浮點SIMD指令集191 7.2.2x86-64位處理器192 7.2.3融合CPU和GPU的處理器(FusionAPU)193 7.2.4AMDZen處理器193 7.3ARM處理器194 7.3.1ARM7處理器195 7.3.2Cortex-M處理器196 7.3.3Cortex-A處理器197 7.4申威處理器197 7.4.1申威64指令系統197 7.4.2申威處理器核心198 7.4.3申威處理器產品199 7.5中天微CK-CPU202 7.6本章小結204 參考文獻205