計算機體系結構基礎（第3版）

本書由 從事微處理器設計的一線科研人員編寫而成。作者從微處理器設計的角度出發，充分考慮電腦體系結構的學科完整性，強調體系結構、基礎軟體、電路和器件的融會貫通。
 
全書共分12章，包括指令系統結構、電腦硬體結構、CPU微結構、並行處理結構、電腦性能分析等主要內容，重點放在作為軟硬體介面的指令系統結構，以及包含CPU、GPU、南北橋協同的電腦硬體結構上。本書可作為高等院校“電腦體系結構”課程的本科生教材，同時也適合相關專業研究生或電腦技術人員參考閱讀。

第一部分引言
第1章引言2
1.1電腦體系結構的研究內容2
1.1.1一以貫之2
1.1.2什麼是電腦5
1.1.3電腦的基本組成6
1.2衡量電腦的指標9
1.2.1電腦的性能9
1.2.2電腦的價格11
1.2.3電腦的功耗12
1.3電腦體系結構的發展13
1.3.1摩爾定律和工藝的發展15
1.3.2電腦應用和體系結構19
1.3.3電腦體系結構發展20
1.4體系結構設計的基本原則22
1.4.1平衡性22
1.4.2局部性24
1.4.3並行性24
1.4.4虛擬化25
1.5本章小結26
習題26
 
第二部分指令系統結構
第2章指令系統30
2.1指令系統簡介30
2.2指令系統設計原則30
2.3指令系統發展歷程32
2.3.1指令內容的演變32
2.3.2存儲管理的演變34
2.3.3運行級別的演變36
2.4指令系統組成37
2.4.1位址空間37
2.4.2運算元39
2.4.3指令操作和編碼41
2.5RISC指令集比較43
2.5.1指令格式比較43
2.5.2定址方式比較44
2.5.3公共指令功能44
2.5.4不同指令系統的特色46
2.6C語言的機器表示47
2.6.1程序呼叫48
2.6.2流程控制語句49
2.7本章小結52
習題52
第3章特權指令系統53
3.1特權指令系統簡介53
3.2異常與中斷56
3.2.1異常分類56
3.2.2異常處理58
3.2.3中斷60
3.3存儲管理62
3.3.1存儲管理的原理63
3.3.2TLB的結構和使用64
3.3.3TLB位址翻譯相關異常的處理70
3.4本章小結73
習題74
第4章軟硬體協同75
4.1應用程式二進位介面75
4.1.1寄存器約定76
4.1.2函式呼叫約定78
4.1.3進程虛擬位址空間82
4.1.4棧幀佈局84
4.2六種常見的上下文切換場景87
4.2.1函式呼叫87
4.2.2異常和中斷88
4.2.3系統調用89
4.2.4進程91
4.2.5執行緒92
4.2.6虛擬機器93
4.2.7六種上下文切換場景的對比94
4.3同步機制94
4.3.1基於互斥的同步機制95
4.3.2非阻塞的同步機制96
4.4本章小結97
習題97
 
第三部分電腦硬體結構
第5章計算機組成原理和結構100
5.1馮·諾依曼結構100
5.2電腦的組成部件101
5.2.1運算器101
5.2.2控制器103
5.2.3記憶體105
5.2.4輸入/輸出設備110
5.3電腦系統硬體結構發展113
5.3.1CPU-GPU-北橋-南橋四片結構113
5.3.2CPU-北橋-南橋三片結構114
5.3.3CPU-弱北橋-南橋三片結構114
5.3.4CPU-南橋兩片結構115
5.3.5SoC單片結構116
5.4處理器和IO設備間的通信116
5.4.1IO寄存器定址117
5.4.2處理器和IO設備之間的同步117
5.4.3記憶體和IO設備之間的資料傳送119
5.4.4龍芯3A3000+7A1000橋片系統中的CPU、GPU、DC通信120
5.5本章小結122
習題122
第6章電腦匯流排界面技術124
6.1匯流排概述125
6.2匯流排分類125
6.3片上匯流排126
6.4記憶體匯流排132
6.5系統匯流排139
6.5.1HyperTransport匯流排140
6.5.2HT包格式143
6.6設備匯流排145
6.6.1PCIE匯流排145
6.6.2PCIE包格式146
6.7本章小結147
習題148
第7章電腦系統啟動過程分析149
7.1處理器核初始化149
7.1.1處理器復位150
7.1.2調試介面初始化152
7.1.3TLB初始化156
7.1.4Cache初始化157
7.2匯流排界面初始化160
7.2.1記憶體初始化160
7.2.2IO匯流排初始化161
7.3設備的探測及驅動載入162
7.4多核啟動過程167
7.4.1初始化時的多核協同167
7.4.2作業系統啟動時的多核喚醒168
7.4.3核間同步與通信169
7.5本章小結170
習題170
 
第四部分CPU微結構
第8章運算器設計172
8.1二進位與邏輯電路172
8.1.1電腦中數的表示172
8.1.2MOS電晶體工作原理178
8.1.3CMOS邏輯電路180
8.2簡單運算器設計188
8.2.1定點補數加法器188
8.2.2減法運算實現193
8.2.3比較運算實現194
8.2.4移位器194
8.3定點補數乘法器195
8.3.1補數乘法器196
8.3.2Booth乘法器198
8.3.3華萊士樹202
8.4本章小結206
習題206
第9章指令流水線208
9.1單週期處理器208
9.2流水線處理器210
9.3指令相關和流水線衝突213
9.3.1資料相關引發的衝突及解決辦法214
9.3.2控制相關引發的衝突及解決辦法216
9.3.3結構相關引發的衝突及解決辦法219
9.4流水線與異常處理219
9.5提高流水線效率的技術220
9.5.1多發射資料通路220
9.5.2動態調度221
9.5.3轉移預測225
9.5.4快取記憶體229
9.6本章小結231
習題232
 
第五部分並行處理結構
第10章並行程式設計基礎236
10.1程式的並行行為236
10.1.1指令級並行性236
10.1.2資料級並行性237
10.1.3任務級並行性237
10.2並行程式設計模型238
10.2.1單任務資料並行模型…238
10.2.2多工共用存儲程式設計模型238
10.2.3多工消息傳遞程式設計模型239
10.2.4共用存儲與消息傳遞程式設計模型的程式設計複雜度239
10.3典型並行程式設計環境242
10.3.1資料並行SIMD程式設計242
10.3.2POSIX程式設計標準244
10.3.3OpenMP標準247
10.3.4MPI消息傳遞程式設計介面253
10.4本章小結259
習題259
第11章多核處理結構260
11.1多核處理器的發展演化260
11.2多核處理器的訪存結構263
11.2.1通用多核處理器的片上Cache結構263
11.2.2存儲一致性模型265
11.2.3Cache一致性協議267
11.3多核處理器的互連結構272
11.4多核處理器的同步機制278
11.5典型多核處理器282
11.5.1龍芯3A5000處理器282
11.5.2Intel SandyBridge架構…284
11.5.3IBM Cell處理器286
11.5.4NVIDIA GPU287
11.5.5Tile64處理器289
11.6本章小結289
習題291
 
第六部分系統評價與性能分析
第12章電腦系統評價和性能分析294
12.1電腦系統性能評價指標294
12.1.1電腦系統常用性能評價指標295
12.1.2並行系統的性能評價指標299
12.2測試程式集300
12.2.1微基準測試程式301
12.2.2SPEC CPU基準測試程式310
12.2.3並行系統基準測試程式316
12.2.4其他常見的基準測試程式集319
12.3性能分析方法320
12.3.1分析建模的方法322
12.3.2模擬建模的方法和模擬器322
12.3.3性能測量的方法325
12.4性能測試和分析實例334
12.4.1SPEC CPU基準測試程式的分值對比335
12.4.2微結構相關統計資料338
12.4.3基礎性能參數344
12.5本章小結348
習題348
總結：什麼是電腦體系結構350
參考文獻359